Immagine generata con IA
I ricercatori della Cornell University hanno sviluppato una tecnica di imaging ad alta risoluzione in grado di identificare, per la prima volta, difetti su scala atomica all’interno dei transistor dei moderni chip per computer.
Grazie alla microscopia elettronica ptychografica e a un rivelatore di nuova generazione, il team ha mappato la posizione esatta degli atomi nei canali dei transistor, scoprendo irregolarità strutturali battezzate “mouse bites” (morsi di topo) che possono compromettere le prestazioni dei dispositivi elettronici avanzati.
Costruire un chip moderno significa orchestrare centinaia, a volte migliaia, di passaggi chimici: deposizioni, incisioni, trattamenti termici. Ognuno di questi interventi lascia una traccia sulla struttura finale. Per decenni, però, gli ingegneri hanno potuto osservare questi effetti solo attraverso immagini proiettive bidimensionali, una lettura parziale che non consentiva di ricostruire la reale distribuzione tridimensionale degli atomi.
Il problema è diventato sempre più urgente mano a mano che i transistor si sono rimpiccioliti. Oggi un canale transistor può essere largo appena 15-18 atomi, una dimensione così ridotta da rendere ogni singola posizione atomica rilevante per il funzionamento del dispositivo. A queste scale, anche una minima rugosità delle pareti interne può rallentare il flusso degli elettroni, degradando le prestazioni del chip in modo sottile ma sistematico.
È in questo contesto che il gruppo di ricerca guidato da David Muller, Samuel B. Eckert Professor of Engineering al Cornell Duffield College of Engineering, ha sviluppato una tecnica capace di vedere direttamente queste imperfezioni. Lo studio, pubblicato il 23 febbraio su Nature Communications, è stato condotto in collaborazione con Taiwan Semiconductor Manufacturing Company (TSMC) e Advanced Semiconductor Materials (ASM). Il dottorando Shake Karapetyan ha firmato lo studio come primo autore.
Per comprendere perché questi difetti atomici abbiano un impatto concreto sulle prestazioni, è utile ripartire dall’architettura di base di un transistor. Questo componente funziona come un interruttore: apre e chiude il passaggio degli elettroni attraverso un canale, regolando il flusso di corrente che costituisce, in ultima analisi, la logica computazionale del chip.
«Il transistor è come un piccolo tubo per gli elettroni invece che per l’acqua», ha spiegato Muller. «Se le pareti del tubo sono molto rugose, le cose rallenteranno. Misurare quanto sono rugose quelle pareti, e quali sono buone e quali cattive, è ora ancora più importante.»
Questa analogia idraulica è illuminante: la rugosità interfacciale non è un problema estetico, ma una variabile fisica che altera la mobilità degli elettroni attraverso meccanismi di scattering. Più la superficie è irregolare, maggiori sono le collisioni che subiscono i portatori di carica, e più alta è la resistenza effettiva del canale. Nei chip convenzionali, dove le dimensioni erano più generose, queste irregolarità avevano effetti trascurabili. Ai nodi tecnologici attuali, con canali di pochi nanometri, l’impatto diventa determinante.
La storia della miniaturizzazione dei transistor è anche la storia di una rivoluzione geometrica. Nei decenni centrali del Novecento, i transistor venivano disposti su superfici piane, estendendosi orizzontalmente sulla superficie del chip come abitazioni nei sobborghi di una metropoli. Quando lo spazio planare si è esaurito, l’unica direzione percorribile è diventata quella verticale.
Muller descrive questa transizione con un’immagine efficace: si è passati dai sobborghi ai grattacieli. Le strutture 3D odierne sono più piccole di un virus, anzi, hanno raggiunto la scala molecolare. Ogni chip avanzato può contenere miliardi di transistor, ciascuno con geometrie intrinsecamente tridimensionali che rendono la caratterizzazione strutturale enormemente più complessa rispetto al passato.
«A questo punto, conta dove si trova ogni singolo atomo, ed è davvero difficile caratterizzarli», ha sottolineato Karapetyan. La sfida non è solo tecnologica ma concettuale: gli strumenti di analisi tradizionali, ottimizzati per strutture planari e dimensioni maggiori, non sono stati progettati per affrontare questa complessità.
Il cuore della tecnica sviluppata dal team è la ptychografia elettronica (electron ptychography), un metodo di imaging computazionale che sfrutta la correlazione tra i pattern di diffusione generati dagli elettroni mentre attraversano il materiale. Alla base del sistema c’è l’EMPAD (Electron Microscope Pixel Array Detector), un rivelatore sviluppato proprio dal gruppo di Muller che registra con precisione questi pattern di scattering punto per punto.
Confrontando come i pattern si modificano da una posizione di scansione all’altra, il software di ricostruzione può ricavare informazioni tridimensionali sulla struttura atomica del campione con una risoluzione straordinaria. Questo sistema ha prodotto le immagini ad alta risoluzione più dettagliate mai ottenute, un primato certificato dal Guinness dei Record, che ha consentito di visualizzare atomi individuali con una chiarezza senza precedenti.
Muller ricorda con efficacia l’evoluzione dello strumentario a disposizione degli scienziati: «I documenti che avevamo pubblicato su come usare i microscopi elettronici per caratterizzare questi materiali erano stati letti con molta attenzione da molte persone del settore dei semiconduttori. Quando siamo tornati a lavorare su questo progetto, era chiaro. E la microscopia ha fatto molta strada. All’epoca era come volare su biplani. Ora hai i jet.»
Il salto qualitativo non riguarda solo la risoluzione spaziale, ma anche la capacità di ottenere informazioni volumetriche, non più proiezioni piatte. Questo è il cambiamento fondamentale che ha reso possibile la scoperta dei difetti atomici tridimensionali nei transistor reali.
Una volta applicata la ptychografia elettronica ai dispositivi reali forniti da TSMC e ai campioni preparati presso il centro di ricerca sulla nanoelettronica Imec, i ricercatori hanno potuto mappare per la prima volta la distribuzione atomica tridimensionale all’interno dei canali dei transistor. L’analisi ha rivelato una rugosità interfacciale sottile ma sistematica alle giunzioni tra i diversi strati del dispositivo.
Karapetyan ha descritto queste irregolarità con il termine «mouse bites»: morsi di topo, piccole morsicature nel profilo altrimenti regolare delle interfacce atomiche. Il nome evoca visivamente la natura di questi difetti: non grandi lacune o fratture, ma piccole interruzioni nella continuità della struttura, tanto irregolari quanto potenzialmente dannose per il trasporto elettronico.
Questi difetti si formano durante il processo di fabbricazione ottimizzato utilizzato per costruire le strutture. «La fabbricazione di dispositivi moderni richiede centinaia, se non migliaia, di passaggi di incisione chimica e deposizione e riscaldamento, e ogni singolo passaggio fa qualcosa alla struttura», ha spiegato Karapetyan. «Prima si guardavano le immagini proiettive per cercare di capire cosa stava succedendo davvero. Ora si ha una sonda diretta per vedere effettivamente dopo ogni singolo passaggio e avere una comprensione migliore di: ho messo la temperatura a questo livello, e poi ecco come appare.»
I livelli analizzati nello studio comprendono silicio, biossido di silicio e ossido di afnio, i materiali che compongono l’architettura interna di gate e canale nei transistor di ultima generazione.
La collaborazione tra Muller e Glen Wilk — oggi vicepresidente della tecnologia di ASM — ha radici profonde. I due hanno lavorato insieme tra il 1997 e il 2003 nei laboratori di ricerca e sviluppo di Bell Labs, dove i transistor sono stati inventati, studiando i limiti fisici della miniaturizzazione.
In quel periodo, il biossido di silicio era il materiale dominante per i gate dei transistor. Ma con il restringersi dei dispositivi, il biossido di silicio iniziava a perdere corrente per effetto tunnel quantistico, un fenomeno intrinsecamente quantomeccanico che rendeva il materiale inadatto alle generazioni successive di chip. Muller e Wilk hanno contribuito allo sviluppo e alla caratterizzazione dell’ossido di afnio (HfO₂) come materiale sostitutivo ad alta permittività dielettrica (materiale high-k), in grado di ridurre le correnti di perdita mantenendo le capacità di gate necessarie.
A partire dalla metà degli anni Duemila, l’ossido di afnio è diventato lo standard industriale nei processori per computer e nei dispositivi mobili, una transizione tecnologica che ha consentito alla legge di Moore di proseguire per quasi due decenni aggiuntivi. Oggi, gli stessi materiali caratterizzati con le tecniche di quegli anni sono al centro delle nuove indagini con la ptychografia elettronica.
La capacità di osservare direttamente i difetti su scala atomica apre scenari applicativi che si estendono a quasi ogni settore dell’elettronica avanzata. A livello immediato, la tecnica si configura come uno strumento di debug e fault-finding per l’industria dei semiconduttori, particolarmente prezioso nella fase di sviluppo dei nuovi nodi tecnologici.
«Non c’è davvero nessun altro modo per vedere la struttura atomica di questi difetti, quindi questo sarà uno strumento di caratterizzazione molto importante per il debug e la ricerca dei guasti nei chip per computer, specialmente nella fase di sviluppo», ha dichiarato Muller.
Ogni dispositivo che dipende da chip avanzati — smartphone, laptop, server per i data center dell’intelligenza artificiale — beneficerebbe direttamente di un controllo più preciso sulla qualità strutturale dei transistor. Ma le ricadute più interessanti potrebbero riguardare tecnologie emergenti come il calcolo quantistico, dove il controllo sulla struttura atomica dei materiali è una precondizione per il funzionamento corretto dei qubit e dei gate quantistici. La decoerenza, il principale nemico della computazione quantistica, è spesso causata proprio da imperfezioni strutturali a livello atomico nei materiali che ospitano i qubit.
«Penso che ci sia molta più scienza che possiamo fare ora, e molto più controllo ingegneristico, avendo questo strumento», ha aggiunto Karapetyan.
Al di là delle applicazioni immediate nell’industria dei semiconduttori, la ptychografia elettronica con EMPAD rappresenta un avanzamento metodologico con implicazioni più ampie per la scienza dei materiali e la nanoscienza in generale. La possibilità di ricostruire tridimensionalmente la distribuzione atomica in strutture reali, prodotte con processi industriali complessi, è una capacità che trascende il singolo caso di studio.
Muller co-dirige il Kavli Institute at Cornell for Nanoscale Science e il Cornell Center for Materials Research (CCMR), entrambi strutture di riferimento per la ricerca sui materiali a scala nanometrica. Il supporto alle facility di microscopia è stato fornito da CCMR e da PARADIM (Platform for the Accelerated Realization, Analysis and Discovery of Interface Materials), finanziati dalla National Science Foundation. La ricerca è stata invece finanziata direttamente da TSMC.
Co-autori dello studio sono Steven Zeltmann, staff scientist presso PARADIM, insieme a Ta-Kun Chen e Vincent Hou di TSMC. La combinazione di un gruppo universitario di punta, un produttore di chip leader mondiale e un fornitore di materiali specializzato è indicativa della direzione che la caratterizzazione dei semiconduttori sta prendendo: una collaborazione sempre più stretta tra ricerca accademica e industria, dove le tecniche sviluppate in laboratorio trovano applicazione diretta nei processi di produzione dei chip che alimentano l’economia digitale globale.